新型存儲HBM隨著AI訓練需求的攀升顯示出越來越重要的地位。從2013年SK海力士推出第一代HBM來看，HBM歷經HBM1、HBM2、HBM2E、HBM3、HBM3E共五代產品。對于HBM3E，SK海力士預計2023年底前供應HBM3E樣品，2024年開始量產。8層堆疊，容量達24GB，帶寬為1.15TB/s。
近日，三星電子也更新了HBM3E的進展。據韓媒報道，三星電子已確認將其第五代HBM3E產品命名為“Shinebolt”，并正在向客戶公司發(fā)送HBM3E產品Shinebolt原型機進行質量認可測試。Shinebolt為8層堆疊的24GB芯片，帶寬比HBM3高出約 50%，達到1.228TB/s。另外，后續(xù)還有12層堆疊的36GB產品開發(fā)。
而美光首席執(zhí)行官Sanjay Mehrotra透露，美光計劃于2024年初開始大量出貨HBM3E。美光HBM3E目前正在進行英偉達認證，首批HBM3E采用8-Hi設計，提供24GB容量和超過1.2TB/s帶寬。計劃于2024年推出超大容量36GB 12-Hi HBM3E堆疊。

HBM3E的推出是為了配合應用于2025年NVIDIA推出的GB100。此前SK海力士一直在HBM市場份額上處于領先，不過三星、美光也開始了追趕，三家在HBM3E上的堆疊、容量、帶寬等都比較接近，將不可避免地進行交鋒。
HBM的制造技術也在產品迭代中得以進步。HBM的堆疊主要采用硅通孔 (TSV) 鍵合。資料顯示，TSV不采用傳統(tǒng)的布線方法來連接芯片與芯片，而是通過在芯片上鉆孔并填充金屬等導電材料以容納電極來垂直連接芯片。制作帶有TSV的晶圓后，通過封裝在其頂部和底部形成微凸塊，然后連接這些凸塊。由于 TSV 允許凸塊垂直連接，因此可以實現多芯片堆疊。
粘合工藝是HBM的關鍵制造步驟，TSV倒裝芯片接合方法通常使用基于熱壓的非導電薄膜 (TC-NCF)。三星從HBM生產的早期階段就一直采用熱壓縮非導電薄膜 (TC-NCF) 方法。近來三星優(yōu)化其非導電薄膜（NCF）技術，以消除芯片層之間的間隙并最大限度地提高熱導率。
SK 海力士從HBM3開始采用的先進大規(guī)模回流成型底部填充 (MR-MUF) 工藝，可以減少堆疊壓力并實現自對準。由于采用MR-MUF技術，2023年4月SK hynix 開發(fā)了其12層HBM3。
根據SK海力士官網介紹，MR-MUF是將半導體芯片堆疊后，為了保護芯片和芯片之間的電路，在其空間中注入液體形態(tài)的保護材料，并進行固化的封裝工藝技術。與每堆疊一個芯片時鋪上薄膜型材料的方式相較，工藝效率更高，散熱方面也更加有效。
對于更先進的HBM封裝，SK海力士、三星都在加速開發(fā)混合鍵合工藝。
根據SK海力士官網介紹，混合鍵合（Hybrid Bonding）技術采用Cu-to-Cu（銅-銅）鍵合替代焊接。Cu-to-Cu（Copper-to-Copper, 銅-銅）鍵合作為封裝工藝的一種混合鍵合方法，可在完全不使用凸塊的情況下將間距縮小至10微米及以下。當需要將封裝內的die相互連接時，可在此工藝中采用銅-銅直接連接的方法。如下圖第一排第三張示意圖。

混合鍵合技術可以進一步縮小間距，同時作為一種無間隙鍵合（Gapless Bonding）技術，在芯片堆疊時不使用焊接凸塊（Solder Bump），因此在封裝高度上更具優(yōu)勢。
此前SK海力士推出的HBM2E，采用混合鍵合成功堆疊1個基礎芯片和8個DRAM芯片。而為了推進HBM4產品的開發(fā)，三星電子正計劃采用針對高溫熱特性優(yōu)化的非導電粘合膜（NCF）組裝與混合鍵合（HCB）等技術。