4008-622-911
凌云CS5530-ISZ模數轉換芯片ADC的工作原理、特性以及應用電路圖
凌云CS5530-ISZ是一款高度集成的模數轉換器（ADC），它使用電荷平衡技術來實現24位性能。ADC經過優化，可用于稱重、過程控制、科學和醫療應用中測量低電平單極或雙極信號。
為了適應這些應用，ADC包括一個非常低噪聲、斬波穩定的儀器放大器（12 nV/√Hz@0.1 Hz），增益為64X。該設備還包括一個四階調制器，后面跟著一個數字濾波器，該數字濾波器提供6.25、7.5、12.5、15、25、30、50、60、100120、200、240、400、480、800、960、1600、1920、3200和3840 Sps（MCLK=4.9152 MHz）的二十個可選輸出字速率。
為了簡化ADC和微控制器之間的通信，轉換器包括一個簡單的三線串行接口，該接口與串行時鐘（SCLK）上的施密特觸發器輸入兼容。
高動態范圍、可編程輸出速率和靈活的電源選項使該設備成為磅秤和過程控制應用的理想解決方案。
CS5530-ISZ_（Cirrus Logic凌云）CS5530-ISZ中文資料_價格_采購_封裝_PDF數據手冊-永芯易科技
特性
斬波器穩定儀表
放大器，64X
?12 nV/√Hz@0.1 Hz（無1/f噪聲）
?1200 pA輸入電流
數字增益最高可達40倍
Delta-sigma模數轉換器
?線性誤差：0.0015%FS
?無噪聲分辨率：高達19位
可擴展VREF輸入：高達模擬電源
簡單的三線串行接口
?SPI? 和Microwire? 可共用的
?串行時鐘上的施密特觸發器（SCLK）
車載偏移和增益校準
寄存器
可選詞速：6.25至3840 Sps
可選擇50或60 Hz抑制
電源設備配置
?VA+=+5 V；VA-=0V；VD+=+3 V至+5 V
?VA+=+2.5V；VA-=-2.5V；VD+=+3 V至+5 V
?VA+=+3V；VA-=-3V；VD+=+3
應用
智能電表
電力監測系統
太陽能逆變器
方框圖
引腳封裝
寄存器圖
典型應用圖：CS5530配置單個+5V電源圖
相關推薦
-
-
一文帶你了解平時常見的幾種功率半導體器件
常見的幾種功率半導體器件半導體是我們生活中使用的電器里比較常用的一種器件，那么你對半導體有多少了解呢？今天我們就從最基礎的半導體功率器件入手，全面了解半導體的“前世今生”。電力電子器件又稱為功率半導體器件，用于電能變換和電能控制電路中的大功率（通常指電流為數十至數千安，電壓為數百伏以上）電子器件。1、MCTMOS控制晶閘管MCT是一種新型MOS與雙極復合型器件。MCT是將MOSFET的高阻抗、低驅動下MCT的功率、快開關速度的特性與晶閘管的高壓、大電流特型結合在一起，形成大功率、高壓、快速全控型器件。實質上MCT是一個MOS門極控制的晶閘管。它可在門極上加一窄脈沖使其導通或關斷，它由無數單胞并聯而成。它與GTR、MOSFET、IGBT、GTO等器件相比，有如下優點：· 電壓高、電流容量大，阻斷電壓已達3000V，峰值電流達1000A，最大可關斷電流密度為6000kA/m2；· 通態壓降小、損耗小，通態壓降約為11V；· 極高的dv/dt和di/dt耐量，dv/dt已達20kV/s，di/dt為2kA/s；· 開關速度快，開關損耗小，開通時間約200ns，1000V器件可在2s內關斷。2、IGCTIGCT是在晶閘管技術的基礎上結合IGBT和GTO等技術開發的新型器件，適用于高壓大容量變頻系統中，是一種用于巨型電力電子成套裝置中的新型電力半導體器件。IGCT是將GTO芯片與反并聯二極管和門極驅動電路集成在一起，再與其門極驅動器在外圍以低電感方式連接，結合了晶體管的穩定關斷能力和晶閘管低通態損耗的優點。在導通階段發揮晶閘管的性能，關斷階段呈現晶體管的特性。IGCT芯片在不串不并的情況下，二電平逆變器功率0.5~3MW，三電平逆變器1~6MW；若反向二極管分離，不與IGCT集成在一起，二電平逆變器功率可擴至4/5MW，三電平擴至9MW。3、IEGT電子注入增強柵晶體管IEGT是耐壓達4kV以上的IGBT系列電力電子器件，通過采取增強注入的結構實現了低通態電壓，使大容量電力電子器件取得了飛躍性的發展。IEGT具有作為MOS系列電力電子器件的潛在發展前景，具有低損耗、高速動作、高耐壓、有源柵驅動智能化等特點，以及采用溝槽結構和多芯片并聯而自均流的特性，使其在進一步擴大電流容量方面頗具潛力。4、IPEM集成電力電子模塊IPEM是將電力電子裝置的諸多器件集成在一起的模塊。IPEM實現了電力電子技術的智能化和模塊化，大大降低了電路接線電感、系統噪聲和寄生振蕩，提高了系統效率及可靠性。5、PEBB電力電子積木PEBB（Power Electric Building Block）是在IPEM的基礎上發展起來的可處理電能集成的器件或模塊。雖然它看起來很像功率半導體模塊，但PEBB除了包括功率半導體器件外，還包括門極驅動電路、電平轉換、傳感器、保護電路、電源和無源器件。多個PEBB模塊一起工作可以完成電壓轉換、能量的儲存和轉換、陰抗匹配等系統級功能，PEBB最重要的特點就是其通用性。6、超大功率晶閘管晶閘管（SCR）自問世以來，其功率容量提高了近3000倍。現在許多國家已能穩定生產8kV/4kA的晶閘管。日本現在已投產8kV/4kA和6kV/6kA的光觸發晶閘管（LTT），美國和歐洲主要生產電觸發晶閘管。預計在今后若干年內，晶閘管仍將在高電壓、大電流應用場合得到繼續發展。7、脈沖功率閉合開關晶閘管該器件特別適用于傳送極強的峰值功率（數MW）、極短的持續時間（數ns）的放電閉合開關應用場合，如：激光器、高強度照明、放電點火、電磁發射器和雷達調制器等。該器件能在數kV的高壓下快速開通，不需要放電電極，具有很長的使用壽命，體積小、價格比較低，可望取代目前尚在應用的高壓離子閘流管、引燃管、火花間隙開關或真空開關等。8、新型GTO器件－集成門極換流晶閘管當前已有兩種常規GTO的替代品：高功率的IGBT模塊、新型GTO派生器件-集成門極換流IGCT晶閘管。9、高功率溝槽柵結構IGBT模塊當今高功率IGBT模塊中的IGBT元胞通常多采用溝槽柵結構IGBT。與平面柵結構相比，溝槽柵結構通常采用1μm加工精度，從而大大提高了元胞密度。10、電子注入增強柵晶體管IEGT與IGBT一樣，它也分平面柵和溝槽柵兩種結構，前者的產品即將問世，后者尚在研制中。IEGT兼有IGBT和GTO兩者的某些優點：低的飽和壓降，寬的安全工作區（吸收回路容量僅為GTO的1/10左右），低的柵極驅動功率（比GTO低2個數量級）和較高的工作頻率。加之該器件采用了平板壓接式電極引出結構，可望有較高的可靠性。11、MOS門控晶閘管MOS門極控制晶閘管充分地利用晶閘管良好的通態特性、優良的開通和關斷特性，可望具有優良的自關斷動態特性、非常低的通態電壓降和耐高壓，成為將來在電力裝置和電力系統中有發展前途的高壓大功率器件。12、砷化鎵二極管與硅快恢復二極管相比，這種新型二極管的顯著特點是：反向漏電流隨溫度變化小、開關損耗低、反向恢復特性好。13、碳化硅與碳化硅（SiC）功率器件在用新型半導體材料制成的功率器件中，最有希望的是碳化硅（SiC）功率器件。它的性能指標比砷化鎵器件還要高一個數量級，碳化硅與其他半導體材料相比，具有下列優異的物理特點：高的禁帶寬度，高的飽和電子漂移速度，高的擊穿強度，低的介電常數和高的熱導率。而且，SiC器件的開關時間可達10nS量級，并具有十分優越的FBSOA。而從發展歷程看，功率半導體器件先后經歷了：全盛于六七十年代的傳統晶閘管、近二十年發展起來的功率MOSFET及其相關器件，以及由前兩類器件發展起來的特大功率半導體器件，它們分別代表了不同時期功率半導體器件的技術發展進程。概括來說，功率半導體器件主要有功率模組、功率集成電路（即Power IC，簡寫為PIC，又稱為功率IC）和分立器件三大類；其中，功率模組是將多個分立功率半導體器件進行模塊化封裝；功率IC對應將分立功率半導體器件與驅動/控制/保護/接口/監測等外圍電路集成；而分立功率半導體器件則是功率模塊與功率IC的關鍵。這些功率器件在各自不同的領域發揮著各自重要的作用。不同功率半導體器件，其承受電壓、電流容量、阻抗能力、體積大小等特性也會不同，實際使用中，需要根據不同領域、不同需求來選用合適的器件。隨著技術的不斷進步，功率半導體器件在不斷演進。自上世紀80年代起，功率半導體器件MOSFET、IGBT和功率集成電路逐步成為了主流應用類型。目前，國際電力電子市場以年均15%的速度增長，電力電子器件的主要供應商集中在美國、日本以及歐洲，以硅基功率MOSFET和IGBT為代表的場控型器件占據國際市場的主導地位，其中IGBT更是有高達30%的年均增長率。而SiC和GaN等新型材料電力電子器件，受到時間、技術成熟度和成本的制約，尚處于市場開拓初期，但前景不可小覷。
-
-
FPGA現場可編程門陣列的時鐘電路結構原理
FPGA（現場可編程門陣列）的時鐘布局，是其設計中至關重要的一部分。時鐘信號通常用于同步邏輯電路中的各個模塊，確保它們在正確的時間進行操作，以避免時序問題和數據錯位。FPGA 的時鐘原理基本概念：? 時鐘資源：FPGA 中包含一些全局時鐘資源。以AMD公司近年的主流FPGA為例，這些時鐘資源由CMT（時鐘管理器）產生，包括DCM、PLL和MMCM等。其中DCM在舊的器件中應用，目前已被淘汰；PLL為模擬鎖相環，大家較為熟悉，可以用之進行分頻、倍頻及作相位調節；圖1 鎖相環(PLL)的基本電路結構圖MMCM在PLL的功能基礎之上，提供更為強大的高階功能：如動態相位調節、時鐘擴頻功能及時鐘分配動態變化等。? 時鐘分配與布線：FPGA 中通常有多個時鐘資源，時鐘信號需要正確分配到邏輯電路中。時鐘信號的布線質量對設計的性能和功耗都有很大影響。? 時鐘域交叉：當設計中存在多個時鐘域時，需要正確處理不同時鐘域之間的數據傳輸，以防止時序違規和異步時鐘域之間的不穩定性問題圖2 經過多級寄存器的跨時鐘域數據處理方式? 時鐘緩沖與時鐘延遲：在 FPGA 中，時鐘緩沖和時鐘延遲對時鐘信號的傳播和同步至關重要。需要注意時鐘緩沖的插入和時鐘延遲對設計的影響。在需要進行跨時鐘域數據傳輸時，可能需要使用時鐘域轉換器來實現時鐘域之間的數據同步。時鐘域轉換器通常包括異步 FIFO 緩沖器、雙口 RAM等。? 時序約束：通過時序約束來告訴綜合工具和布局布線工具時鐘的頻率和時序要求，以確保時序要求得到滿足。尤其對于每個時鐘域，都需要明確指定相應的時序約束，包括時鐘頻率、時鐘起始相位、時鐘傳播延遲等，以確保時序要求得到滿足。通常包括：◆時鐘頻率約束：指定電路中時鐘信號的最大頻率，以確保電路在給定時鐘頻率下能夠正常工作。◆時序路徑約束：確定電路中各個信號的傳輸路徑和時序關系。時序路徑約束通常包括輸入到輸出的傳輸延遲、時鐘到達時間等信息，以確保信號在特定時鐘周期內能夠到達目標節點。◆時鐘域約束：確定電路中使用的各個時鐘信號的邏輯域，并且定義各個時鐘域之間的時序關系。? 時鐘偏移和抖動：時鐘信號可能存在偏移和抖動，這可能導致時序不穩定或違反時序約束。圖3 理想的時鐘和帶抖動的時鐘對比圖解決 FPGA 中的時鐘問題需要深入理解 FPGA 架構和時鐘原理，并結合設計工具的使用技巧和實踐經驗。正確的時鐘設計能夠有效提高 FPGA 設計的性能、可靠性和穩定性。了解以上的時鐘基本概念之后，我們可以對用戶實際設計中的時鐘使用情況作進一步的分析：時鐘使用情況進一步分析? 門控時鐘：此類時鐘出現的目的是為了降低芯片的功耗，因此在ASIC芯片中經常應用。可分為高有效、低有效、XOR門結構、MUX結構控制等多種形式。圖4 一個簡單的門控時鐘原理示意圖由圖可見，門控時鐘實際上是輸入到觸發器時鐘端的時鐘，來自組合邏輯；那么，問題在于組合邏輯在布局布線之后肯定會產生毛刺，而如果采用這種有毛刺的信號來作為時鐘使用的話，將會出現功能上的錯誤，同時還容易增加延時，引起時鐘漂移，降低可測性；我們的改進方式是：用組合邏輯驅動CE端口，而不去改動clk端口；原廠的元件庫提供了一種更為方便的方式：通過引入時鐘緩沖器，既可以達到門控的效果，也避免了組合邏輯帶來的時序風險。圖5 BUFGCE時鐘緩沖器? 同步時鐘架構：也可以稱為“單時鐘方式”。這種時鐘的工作方式往往出現在類emulator的硬件系統中，其主要特點是統一使用一個單時鐘(root clock)輸入，隨后再由該時鐘分出很多衍生時鐘作為各模塊的使用。這種時鐘的結構好處是：對于非常復雜的時鐘樹結構，往往硬件系統本身能夠提供的物理時鐘源數量十分有限，且同步精度難以保證。那么采用這樣的單時鐘系統，不僅能夠從源頭上，保證所有時鐘的同步性，同時，不需要對大量時鐘作很多復雜的約束條件；最后，在調試過程當中，需要對時鐘進行停止或啟動的操作時，顯得十分方便。缺點是，在這種模式下，由于采樣率的限制及時鐘到達時間的延遲，信號保持時間(Hold time)的條件往往難以滿足；所以，整個設計的頻率不會跑得很快。? 異步時鐘架構：也可理解為“多時鐘模式”。這種架構，一般在原型驗證系統上用的較多，即：硬件系統本身提供很多路物理時鐘(通過晶振或時鐘發生芯片產生)；通過增加定制化的時鐘約束，用戶的設計，可以較“單時鐘方式”跑的更快一些。這樣的好處：在硬件系統需要連接軟件上位機作軟硬件聯合調試時，有著較大的性能優勢并縮短整個系統運行的時間。缺點是由于其時鐘的不可停止性，那么在功能debug調試上存在一定的限制，比方說看到的信號的位置不精準等等。
哦! 它是空的。